معرفي پايه‌هاي پردازندة پنتيوم

جهت درك كامل عملكرد پنتيوم لازم است كه معماري سخت افزاري آن بررسي شود. پردازنده هاي پنتيوم از امكاناتي از قبيل پالس ساعت سريع و ساير امكانات اضافي، استفاده مي نمايند. در تصوير زير پردازندة پنتيوم با فركانس‌66MHZ   يا 60 MHZ  نشان داده شده است. اين پردازنده‌ ‌داراي273 پايه ‌PGA  (Pin Grid Array ) مي‌باشد. پردازنده‌هاي با فركانس   60MHZ  و 66MHZ  اولين توليدات سري پنتيوم مي‌باشند. يادآوري مي كنيم كه ولتاژ تغذيه پنتيوم در مدلهاي 60  و 66  برابر با 5 v  مي باشد.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

                             پايه هاي پردازنده پنتيوم ( 510\60 , 567\66 ‌)

                         Copyright 1995 Intel co.                  

 

 

 

سيگنال هاي سخت افزاري

 

A20M  ( Address 20 mask )

اين ورودي به پنتيوم قابليت آن را مي‌دهد كه حافظه آدرس پذير خود را به 1MB محـدود نمايد تا بتواند با 8086 متناظر باشد. اين سيگنال را فقط در حالت حقيقي مي‌توان فعال نمود.

 

A3 تا A31  ( خطوط آدرس )

اين 29 خط آدرس به همراه خروجي‌هاي فعال كننده بايت گذرگاه، آدرس 32 بيتي پنتيوم را مي‌سازند، در اين حالت مي‌توان از 4096MB ( 4 گيگابايت ) فضاي حافظه به همراه 65536 درگاه ورودي/ خروجي استفاده نمود.

خطوط آدرس را در طي سيكل خواندن مي‌توان به عنوان ورودي آدرس به كار برد كه مي‌تواند به وسيلة حافظه نهان داخلي بررسي ‌شود.

 

ADS ( Address storbe )

 خروجي ADS هنگامي كه صفر باشد مفهوم آغاز سيكل جديدي از گذرگاه را مي‌دهد. در صورت فعال بودن  ADS (صفر بودن ) سيگنالهايي كه مي‌توانند سيكل جديد گذرگاه را ايجاد نمايند معتبر مي‌باشند. اين سيگنالها شامل گذرگاه آدرس و فعالسازهاي بايت، W/R , D/C , SCYC , PWT , AP , LOCK , CACHE , M/IO  و PCD مي‌باشند.

 

AHOLD ( نگاهداري آدرس )

اين ورودي جهت قرار دادن گذرگاه آدرس پنتيوم در حالت امپدانس بالا به كار مي‌رود كه بدين طريق مي‌توان يك سيكل پرس و جو را اجراء نمود.

 

AP ( توازن آدرس )

اين سيگنال دو طرفه بوده و جهت فعال سازي توان زوج در خـطوط A  5   تا A31 بكار مي‌رود. در هنگامي كه پنتيوم يك آدرس را توليد مي‌كند AP   به عنوان خروجي به كار مي‌رود و در سيكل‌هاي پرس و جو به عنوان ورودي كاربرد دارد.

 

APCHK ( بررسي توازن آدرس )

اين خروجي در صورتي كه خطا در توازن خطوط آدرس وجود داشته باشد صفر مي‌شود. مداري خارجي جهت اجراء  عملياتي متناظر با حالت اين خروجي قرار داده شده است.

 

APICEN (Advanced Programmable Interrupt Controller Enable )

اين ورودي جهت فعالسازي يا غير فعال نمودن مدار كنترل كننده داخلي وقفهAPIC  در پنتيوم به كار      مي‌رود.APICEN  در هنگام راه اندازي مجدد كامپيوتر نمونه برداري مي‌گردد.

 

 

 

 

 

 

BE0   تا  BE7

خروجي اين 8 فعالساز بايت به همراه A3 تا A31 يك آدرس 32 بيتي را توليد مي‌نمايند. هر فعالساز بايت جهت كنترل يك بخش 8 بيتي متفاوت از گذرگاه 64 بيتي داده به كار مي‌رود. جدول زير عمل هر فعالساز بايت را نشان مي‌دهد.

 

                                                               عملكرد فعالسازهاي بايت

    

Output

                                                                                 Data Bus 

                                                                               Byte Enable   

                                                                        

                                                           BE0               D0-D7

                                                           BE1               D8-D15

                                                           BE2               D16-D23

                                                           BE3               D24-D31

                                                           BE4               D32-D39

                                                           BE5               D40-D47

                                                           BE6               D48-D55

                                                           BE7               D56-D63

BF1 , BF0  (فركانس گذرگاه )

اين دو ورودي در هنگام راه اندازي مجدد نمونه برداري مي‌شوند و فركانس گذرگاه را با فركانس مركزي CPU تنظيم مي‌نمايند . در صورتي كه B F0 فعال و يا معلق باشد نسبت نرخ گذرگاه به هسته 3/2 مي باشد و در صورتي كه غير فعال باشد اين رقم برابر با 2/1 مي‌شود.

 

( Backoff ) BOFF

اين ورودي باعث مي‌شود كه پردازنده سيكل‌هاي جاري گذرگاه را قطع نموده و گذرگاه را در حالت امپدانس بالا قرار دهد . اجرا سيكل گذرگاه متوقف شده پس از فعال شدن B OFF از اول آغاز مي‌گردد.

 

BP3 , BP2 , PM / BP1, PM , BP0

خروجي BP ( Break  Point ) با مجموعه اي از ثباتهاي داخلي به نام ثبات هاي اشكال زدايي  (  Debug )   معادل مي‌باشند. 8 ثبات اشكال زدائي موجود است. 4 ثبات اول (D R4  تا DR0 ) جهت ذخيره سازي آدرس حافظه يا ورودي / خروجي برنامه برد اصلي به كار مي‌روند. برد اصلي يك آدرس از پيش تعريف شده است كه برنامه نويس آن را به منظور تشخيص نحوه اجرا برنامه به كار مي برد. به عنوان مثال ، يك نقطة توقف برد اصلي را مثلاً در آدرس 1000H تنظيم مي‌نمائيم تا ببينيم كه چه مقاديري در آن نقطه نوشته و يا خوانده مي‌شوند. خروجي برد اصلي در صورتي كه آدرس آن در ثبات اشكال زدايي متناظر با آدرس محل جاري برنامه انطباق حاصل نمايد يك مي‌شود. دو خروجي P M ‹1› مديريت اجرا به‌كمك دو خروجي B P پائين رتبه ارسال مي‌گردند (Multiplex ) اين سيگنالها پس از راه اندازي مجدد 0  و مشخص كردن وضعيت شمارنده‌هاي دو مدير اجرا داخلي ، فعال مي‌شوند. تنظيم بيت DE‹2› در (Control Register4) CR4 نياز به تغيير دو خروجي BP0 و BP1 دارد.

 

 

(  Burst Ready ) BRDY

در طي يك سيكل خواندن، اين ورودي مشخص كننده آن است كه داده روي گذرگاه داده معتبر مي‌باشد. در سيكل نوشتن BRDY به CPU اطلاع مي‌دهد كه داده خروجي ذخيره شده است. BRDY در عمليات حافظه‌اي و ورودي/خروجي به كار مي‌رود. اگر  BRDY در هنگام نمونه برداري، صفر نباشد پنتيوم يك سيكل ساعت اضافه ايجاد مي‌نمايد ( حالت انتظار ) تا بدين وسيله زماني اضافه جهت انتقال داده فراهم نمايد.

 

BREQ ( درخواست گذرگاه‌ )

اين خروجي در صورتي كه پنتيوم در يك سيكل آماده سازي سيكل گذرگاه باشد صفر مي‌گردد. در سيستم هاي چند پردازنده‌اي BREQ  را جهت استفاده در مواردي كه رقابت در استفاده از گذرگاه به وجود مي‌آيد به كار مي‌برند.

 

BT0  تا ( Branch Trace ) BT3 

BT0  تا BT2 سه بيت پائين رتبهA0 )  تاA2  ) آدرس مقصد در‌اجرا دستورالعمل انشعاب را توليد مي‌نمايند.B T3 معرف اندازه عملوند دستورالعمل جاري مي‌باشد (0   جهت 16 بيت و 1 جهت 32 بيت ).

 

BUSCHK ( كنترل گذرگاه )

اين ورودي در صورت صفر بودن مشخص مي‌كند كه ايرادي در آخرين سيكل گذرگاه وجود دارد. در اين صورت پردازنده بايستي عمل كنترل ماشين را جهت ترميم خطا انجام دهد.

 

CACHE ( توانائي حافظه نهان )

اين ورودي به مفهوم آن است كه داده هاي سيكل جاري گذرگاه در حال نوشتن و يا خواندن از حافظه نهان مي‌باشند.

 

( Clock ) CLK

اين پايه ورودي ساعت پردازنده مي‌باشد. ورودي C LK بايستي ثابت باشد ( فركانس مشخصي داشته باشد ) كه در هر 150 هزارم ثانيه اعمال مي‌گردد.

 

CPUTYP  ( نوع ( CPU

اين ورودي در سيستم هاي دو پردازنده‌اي جهت مشخص نمودن نوع C PU به كار مي‌رود. در صورت صفر بودن اين ورودي پردازنده اصلي مشخص مي‌گردد. در صورتي كه اين پايه يك باشد بدين معني است كه از 2 پردازنده استفاده مي‌شود.

 

D/C ( كد يا داده )

اين ورودي بيانگر آن است كه سيكل جاري گذرگاه به كد ( D /C صفر است ) يا داده (D/C يك است ) اختصاص دارد.

 

( Dual / Primary ) D/P

اين خروجي مشخص كننده آن است كه پردازنده در حالت دو پردازنده‌اي است ( در صورت صفر بودن ) يا يك پردازنده داريم (در صورت يك بودن ).

D63 – D0

( گذرگاه داده ) داريم. اين 64 سيگنال مشخص كننده درگاه داده دو طرفه مي‌باشند. خطوط اصلي داده در طي يك سيكل گذرگاه با خروجي فعالساز بايت ( B E ) مشخص مي‌گردند .

 

DP0   تا ( Data Parity ) DP7

7 سيگنال دو طرفه فوق جهت مشخص نمودن توازن زوج روي هر بايت داده در گذرگاه داده به كار مي‌روند.

(DP0 مربوط به پائين ترين بايت مي‌باشد )

 

DPEN ( فعالساز دو پردازنده‌اي )

اين سيگنال به عنوان خروجي در حالت دو پردازنده‌اي و به عنوان ورودي در حالت تك پردازنده‌اي عمل مي‌نمايد. در طي راه‌اندازي مجدد DPEN جهت مقدار دهي اوليه اين حالات به كار مي‌رود.

 

( External add. Storbe ) EADS

سيگنال EADS بيانگر آن است كه آدرس خارجي را مي‌توان در طي يك سيكل جستجو خواند.

 

( External Write Bffer Empty ) EWBE

در صورت صفر بودن اين ورودي مشخص مي‌شود كه عمل بعدي مي‌تواند عمليات نوشتن از طريق حافظه نهان باشد.

 

FERR ( خطا در مميز شناور )

اين خروجي به مفهوم خطا در واحد مميز شناور ( F PU ) مي‌باشد. FERR جهت هماهنگي با مكانيزم اشكال زدائي در MSDOS ، ضميمه شده است.

 

( Flush Cash ) FLUSH

اين سيگنال ورودي، در صورت صفر بودن باعث مي‌شود كه پنتيوم تمامي خطوط داده تغيير يافته كدهاي داخلي و حافظه نهان داده را دوباره نويسي نمايد.

 

( Functional Redundency Checing Master / Checker ) FRCMC

اين ورودي در حين عمل راه‌اندازي مجدد جهت تشخيص آنكه آيا پنتيوم بعنوان Master (در صورت 1 بودن ) و يا به عنوان Checker ( در صورت صفر بودن ) عمل مي نمايد نمونه برداري مي‌شود. در صورتي كه دو پردازنده پنتيوم در سيستم وجود داشته باشد يكي به عنوان Master و ديگري به عنوان Checker عمل مي‌نمايد. زوج Master / Checker قابليت اطمينان سيستم هاي مداري ( مانند سيستم كنترل پرواز ) را بالا مي‌برد.

 

( Hit / Miss to Modified Cache Line ) HIT

اين خروجي مشخص كننده اشاره به حافظه نهان ( در صورت صفر بودن )، به عنوان نتيجه‌اي از سيكل جستجو مي‌باشد.

 

( Hit / Miss to Modifide Cashe Line ) HITM

اين خروجي مشخص كننده آن است كه يك خط تغيير يافته در حافظه نهان و به عنوان نتيجة يك سيكل جستجو قرار گرفته است.

 

 

( Bus Hold Acknowledge ) HLDA

خروجي HLDA به منظور مشخص نمودن اين مسأله كه پنتيوم در حالت HOLD قرار دارد به كار مي‌رود ( به عنوان نتيجة درخواست HOLD ). در صورتي كه حافظه نهان داده و كد حاوي عملوند و دستورالعمل جاري وجود داشته باشند اجرا دستورالعمل بدون دخالت گذرگاه و با استفاده از حافظه نهان ادامه مي‌يابد.

 

(. Hold Bus ) HOLD

در صورتي كه در هنگام نمونه برداري از HOLD اين پايه 1 باشد، پنتيوم سيگنال‌هاي گذرگاه خود را در حالت امپدانس بالا قرار داده و سيگنال HLDA را فعال مي‌نمايد. HOLD را مي‌توان زماني كه پردازنده‌اي ديگر نياز به استفاده از گذرگاه را دارد به كار برد.

 

( Instruction Branch Taken ) IBT

اين خروجي به مدت يك سيكل ساعت در هنگام انشعاب، 1 مي‌شود ( مثلاً در J NZ ).

 

( Internal Error ) IERR

صفر بودن اين ورودي بيانگر آن است كه خطا در توازن و يا خطا افزونگي رخ داده است. خطا در توازن ممكن است باعث شود كه پنتيوم به حالت shutdown برود.

 

( Ignore Numeric Exception ) IGNNE

در صورت صفر بودن اين ورودي به پردازنده اجازه داده مي‌شود كه حتي در صورت بروز خطا اجرا دستورالعمل‌هاي مميز شناور ادامه يابد.

 

( Initialization ) INIT

INIT  يك ورودي حساس به لبه بال رونده است كه باعث مي‌گردد كه پردازنده مانند راه‌اندازي مجدد، مجدداً مقداردهي اوليه شود (initialize ) با اين تفاوت كه ثبات هاي داخلي و حافظه نهان، بدون تغيير باقي مي‌مانند.

 

( Invalidation Request ) INV

در طول يك سيكل جستجو، ازINV جهت تشخيص اينكه در مدت hit به حافظه نهان چه اتفاقي رخ داده است استفاده مي‌شود. در صورتي كه INV يك باشد خط حافظه نهان، غير معتبر است و در صورت صفر بودن آن، خط به عنوان اشتراكي تلقي مي‌گردد.

 

IU ( اتمام دستورالعمل خط ارتباطي U ( U – Pipeline Instruction Complete ))

اين خروجي در مدت يك سيكل ساعت ( در صورت اتمام يك دستورالعمل در خط ارتباطي   U ) فعال مي شود.

 

( V – Pipeline Instruction Complete ) IV

اين خروجي در مدت يك سيكل ساعت ( در صورت اتمام يك دستورالعمل در خط ارتباطي   V ) فعال مي شود.

 

( Cach Enable ) KEN

صفر بودن اين ورودي باعث مي‌شود كه داده‌هائي كه در حال خواندن مي‌باشند در حافظه نهان قرار گيرند. در صورتي كه KEN يك باشد عمل caching انجام نمي‌پذيرد.

 

( Bus Lock ) LOCK

اين خروجي به منظور بيان اين موضوع كه سيكل گذرگاه جاري قفل شده است و نمي‌توان آن را به وسيله كنترل كننده‌هاي ديگر گذرگاه مورد وقفه قرار دارد، به كار برده مي‌شوند.

 

( Memory / Input – Output ) M/IO

اين خروجي بيانگر نوعي سيكل جاري كه در حال شروع است مي‌باشد. اگرM/ IO يك باشد سيكل حافظه آغاز مي‌شود، در غير اينصورت عمليات IO اجرا مي‌گردد

 

( Next Address ) NA

صفر بودن اين ورودي مشخص كنندة آن است كه حافظه جانبي قادر به اجرا يك دستيابي از نوع Pipepline شده مي‌باشد يعني دو سيكل گذرگاه در هر لحظه مي‌تواند در حال اجرا باشد.

 

( Non – Maskable Interrupt ) NMI

در صورت آنكه ورودي اين سيگنال با يك لبه بالاورنده پالس تحريك شود، پنتيوم بردار وقفه 2 را صادر مي‌نمايد. هيچ سيكل تصديق وقفه خارجي توليد نمي‌شود.

 

( Private Bus Grant ) PBGNT

اين سيگنال در يك سيستم دو پردازنده‌اي، مشخص كننده آن است كه از گذرگاه مي‌توان  بطور اختصاصي استفاده نمود.

 

( Private Bus Request ) PBREQ

اين سيگنال به منظور درخواست عمليات گذرگاهي بطور اختصاصي، در يك سيستم دو پردازنده‌اي به كار مي‌رود.

 

( Page Cacheability Disable ) PCD

اين خروجي مشخص كننده بيت PCD (Page cach disable ) مربوط به CR3 مي‌باشد. كه جهت كنترل قابليت نهان سازي بر مبناي صفحه به صفحه بكار مي‌رود.

 

( Data Parity Check ) PCHK

در صورتي كه پردازنده بتواند خطا توازن در گذرگاه داده را بيابد اين ورودي، صفر مي‌شود. سخت افزاري خارجي وظيفه انجام عمليات اشكال زدائي را بر عهده دارد.

 

( Parity Enable ) PEN

در صورتي كه در طي سيكلي كه خطا توازن كشف مي‌شود اين ورودي صفر باشد، پنتيوم يك كپي از سيگنال‌هاي آدرس و كنترل را در داخل يك ثبات كنترل ماشين قرار مي‌دهد.

 

( Private Hit ) PHIT

در حالتي كه سيستم دو پردازنده‌‌اي فعال است،PHIT در همساز نمودن حافظه نهان داخلي كمك مي‌ نمايد.

 

( Private Modified Hit ) PHITM

اين سيگنال نيز به كمك  PHIT در انجام وظيفه PHIT در سيستم هاي دو پردازنده‌اي كمك مي نمايد.

 

 

 

 

( Programmable Interrupt Controller Clock ) PICCLK

اين ورودي بر نرخ داده سريال ورودي در كنترل كننده وقفه داخلي AP/C به كار مي‌روند.

 

( Programmable Interrupt Controller Data ) PICD1 , PICD0

اين دو سيگنال جهت تعويض مقادير داده اي با كنترل كننده وقفه داخلي AP/C به كار مي روند.

 

PRDY

اين خروجي در موارد اشكال زدائي كاربرد دارد. اين سيگنال باعث مي‌گردد كه اجراي عادي پردازنده متوقف شده و به حالت خاصي از اشكال زدائي به نام حالت بررسي (Probe ) وارد شود. PRDY در پاسخ به فعال شدن R/S يك مي شود.

 

( Page Writerthrough ) PWT

اين خروجي در بردارنده وضعيت بيت صفحه بندي مربوط به نوشتن در حافظه نهان مي‌باشد (CR3 ).

 

R/S

 اين پايه ورودي حساس به لبه منفي، پنتيوم را در حالت انتظار قرار مي دهد، و دستور العمل‌ها را در حالت بررسي ( Probe) اجرا مي نمايد. اين سيگنال را فقط مي توان جهت اشكال زدائي به كمك درگاه اشكال زدائي  Intel يك سخت افزار خطايابي مخصوص مربوط به Intel استفاده نمود.

 

RESET

وروديRESET باعث مي‌شود كه پنتيوم ثبات‌هاي خود را با مقادير مشخص مقداردهي اوليه نمايد. كدها و داده‌ها‌ي حافظه نهان غير معتبر مي شوند و دستورالعمل‌ها از آدرس FFFFFFF0H  واكشي مي شوند. RESET بايستي حداقل 1 ميلي ثانيه فعال باشد تا از عملكرد آن مطمئن شويم.

 

( System Management Interrupt ) SMI

اين ورودي حساس به لبه منفي جهت ايجاد يك وقفه مديريت سيستم به كار مي‌رود. مديريت سيستم جهت اجرا عملياتي خاص مانند مديريت تغذيه سيستم كاربرد دارد.

 

( System Management Interrupt Active ) SMIACT

خروجي  SMIACT در پاسخ به SMI ، صفر مي‌شود و تا زماني كه سيستم در حالت مديريت سيستم قرار دارد صفر  باقي مي ماند.

 

( Stope Clock ) STPCLK

در صورت صفر بودن ، اين ورودي باعث مي‌شود كه پنتيوم پالس داخلي خود را متوقف نمايد. پنج ورودي كه در اينجا معرفي مي گردند در درگاه اشكال‌زدائي Intel بكار مي روند.

 

( Test Clock ) TCK

اين ورودي در زمان اجرا روال خاص بررسي به نام (boundary scan )جهت ورود و خروج داده پالس به پنتيوم به كار مي رود.

 

 

( Test  Data Input ) TDI

اين ورودي به داده اجازه مي دهد كه وارد پنتيوم شود. داده با لبه بالابرنده TCK پالس دهي مي شود.

 

( Test Data Output ) TDO

اطلاعات سريال بررسي با لبه پائين روندهTCK  تحريك مي شوند.

 

( Test Mode Select ) TMS

اين ورودي جهت كنترل ترتيب پويش مرزي به كار مي رود.

 

( Test Reset ) TRST

اين ورودي در صورت صفر بودن ، منطق كنترل كننده بررسي را راه اندازي مجدد مي نمايد.

 

( Writer / Read ) W/R

اين خروجي جهت بيان اينكه سيكل جاري گذرگاه، سيكل نوشتن ( در صورتي كه W/R يك باشد ) و يا سيكل خواندن (W/R صفر باشد ) باشد بكار مي رود.

 

( Writer / Back / Writer Through )  WB/WT

اين ورودي، قرار داد به روزآوري خط حافظه نهان جاري را تعيين مي نمايد كه مي‌تواند به صورت write back  و يا write through باشد. خطوط حافظه نهان مي توانند به كمك اين پايه بر مبناي خط به خط تعريف شوند.

مشخصاً سخت افزار پنتيوم بسيار پيچيده مي باشد . تنها مهندسين خبره كه جزئيات و رمزهاي آن را مي دانند قادر مي باشند كه بردهاي اصلي با سرعت بالا جهت نصب پردازنده پنتيوم طراحي نمايند.

 

 

 

 

 

 

منبع :

          ريز پردازنده پنتيوم                     جيمز آنتونيكوس 

                                                            ترجمه :  مهندس مهدي آصفي